欠壓鎖定（under voltage lock out），常稱之為UVLO.
欠壓鎖定就是當輸入電壓低於某一值時，電源芯片不工作，處於保護狀態。
在DC-DC電源管理芯片中，電壓的穩定尤為重要，因此需要在芯片內部集成欠壓鎖定電路來提高電源的可靠性和安全性。對於其它的集成電路，為提高電路的可靠性和穩定性，欠壓鎖定電路同樣十分重要。 [1]
傳統的欠壓鎖定電路要求簡單、實用，但忽略了欠壓鎖定電路的功耗，使系統在正常工作時，仍然有較大的靜態功耗，這樣就降低了電源的效率，並且無效的功耗增加了芯片散熱系統的負擔，影響系統的穩定性。
基於傳統的欠壓鎖定電路，本文提出一種CMOS工藝下的低壓低靜態功耗欠壓鎖定電路，並通過HSPICE仿真。此電路可以在1.5V∼6V的電源電壓範圍下工作，閾值可調，翻轉速度很快。電源電壓正常工作時，此電路的靜態功耗可低於2μW。此電路結構簡單，用標準CMOS工藝實現容易，可用於由電池供電的電源管理芯片或便攜設備中作欠壓保護電路。1 欠壓鎖定電路工作原理
欠壓鎖定電路的基本原理圖如圖1所示。電路包括電壓採樣電路、比較器、輸出緩衝器和反饋迴路。 Vcc為待檢測的電源電壓，電阻R2、R3、R4組成Vcc的分壓採樣電路，實現對Vcc的採樣；NMOS開關管MNl和電阻R1構成比較器，對採樣電壓和MNl的VTH進行比較，並輸出比較結果；反向器INV1和INV2組成緩衝器電路，可對比較器的輸出波形進行整形和緩衝，提高電路的負載能力；PMOS開關管MP1構成正反饋迴路，可以實現電路的遲滯功能，防止電路在Vcc的閾值附近振盪，增加系統的穩定性。調整R2、R3、R4的大小可實現不同閾值和遲滯量的Vcc欠壓保護。
|
